

HT series

HT9177

---

ユーザーズマニュアル



# 目次

---

---

<b>1 はじめに</b> .....	<b>1</b>
<b>2 注意事項</b> .....	<b>2</b>
2.1 安全に関する注意事項.....	2
2.2 取り扱い上の注意事項.....	2
<b>3 仕様</b> .....	<b>3</b>
<b>4 ハードウェア構成</b> .....	<b>4</b>
4.1 ブロック図.....	4
4.2 部品表.....	4
4.3 コネクタ信号配置.....	5
4.3.1 コネクタピン配列.....	5
4.3.2 CN1 信号機能.....	7
4.3.3 CN2(CN5)信号機能.....	7
4.3.4 CN3 信号機能.....	7
4.3.5 CN4 信号機能.....	8
4.4 ジャンパ.....	9
4.4.1 J1~4.....	9
4.4.2 J5.....	9
4.4.3 J6.....	10
<b>5 I/O アクセス方法</b> .....	<b>11</b>
5.1 アセンブラによるアクセス.....	11
5.2 C言語によるアクセス.....	12
<b>6 I/O アドレス設定</b> .....	<b>13</b>
6.1 設定可能な I/O アドレス範囲.....	13
6.2 アドレス設定例.....	13
6.2.1 HT20X0.....	13
6.2.2 HT3010.....	14
6.2.2.1 コンフィグレーションレジスタ.....	14
6.2.2.2 割込み関連.....	14
6.2.2.3 パラレルポート関連.....	15
6.2.2.4 シリアルポート関連.....	16
6.2.2.5 コンフィグレーション手順.....	17

6.2.2.6 コンフィグレーション例 .....	17
6.2.3 HT3020.....	17
<b>7 プログラミング例 .....</b>	<b>19</b>
7.1 プログラムの使用方法.....	19
7.2 HT2010 用サンプル.....	19
7.3 HT2020 用サンプル.....	20
7.4 HT2030 用サンプル.....	20
7.5 HT3010 用サンプル.....	21
7.6 HT3020 用サンプル.....	21
<b>8 外形寸法図 .....</b>	<b>24</b>
<b>9 回路図 .....</b>	<b>25</b>

## 図目次

図 4-1 HT9177 ブロック図	4
図 4-2 J1 から J4 の配置	9
図 4-3 J5 の配置	10
図 4-4 J6 端子配置	10
図 6-1 CR03 のビット構成	14
図 6-2 CR27 のビット構成	15
図 6-3 CR28 のビット構成	15
図 6-4 CR01 のビット構成	15
図 6-5 CR04 のビット構成	16
図 6-6 CR0A のビット構成	16
図 6-7 CR23 のビット構成	16
図 6-8 CR24,25 のビット構成	16
図 8-1 外形寸法図	24
図 9-1 HT9177 回路図	25

## 表目次

表 3-1 HT9177 仕様	3
表 4-1 HT9177-U00 部品表	5
表 4-2 CN1 信号配列	5
表 4-3 CN2(CN5)信号配列	5
表 4-4 CN3 信号配列	6
表 4-5 CN4 信号配列	6
表 4-6 CN1 信号機能	7
表 4-7 CN2 信号機能	7
表 4-8 CN3 信号機能	8
表 4-9 CN4 信号機能	8
表 4-10 J5 信号配置	10
表 5-1 使用可能な入出力命令・使用できない入出力命令	11
表 5-2 使用可能な入出力関数・使用できない入出力関数	12
表 6-1 I/O アドレス	13
表 6-2 HT20X0 のジャンパ設定	14
表 6-3 CR03 の各ビット機能	15
表 6-4 CR27,28 の設定と IRQ	15
表 6-5 パラレルポートの拡張モード	16
表 6-6 HT3020 の JP1 設定	18
表 7-1 オブジェクトファイル名と実行環境	19
表 7-2 HT2010 入力チャンネルと UEC-Z77A 表示ポートの対応	20
表 7-3 HT2020 出力チャンネルと UEC-Z77A 入力ポートの対応	20
表 7-4 HT2030 入出力チャンネルと UEC-Z77A ポートの対応	21



# 1 はじめに

---

このたびは HT9177 をお求めいただき、ありがとうございます。

HT9177 は弊社 8 ビットカードサイズコンピュータ UEC-Z77A に HT シリーズの I/O をインターフェースするためのバス変換ボードです。HT シリーズの I/O を Z80 のソフトウェアで制御することができます。

開発中は HT9177 に UEC-EV77A を接続して、Z80 用 ICE が使用できます。また、ボード上にはフリーエリアが用意されていますので、UEC-Z77A の I/O 信号のレベル変換回路等をボード上に追加することも可能です。

本マニュアルは、HT9177 の仕様や使用方法について書かれたものです。HT9177 の機能を最大限引き出すために、ご活用いただければ幸いです。

## 2 注意事項

---

### 2.1 安全に関する注意事項

HT9177 を安全にご使用いただくために、特に以下の点にご注意くださいますようお願いいたします。



本製品には一般電子機器用（OA 機器・通信機器・計測機器・工作機械等）に製造された半導体部品を使用しておりますので、その誤作動や故障が直接生命を脅かしたり、身体・財産等に危害を及ぼす恐れのある装置（医療機器・交通機器・燃焼制御・安全装置等）に組み込んで使用しないでください。

また、半導体部品を使用した製品は、外来ノイズやサージにより誤作動したり故障したりする可能性がありますので、ご使用になる場合は万一誤作動、故障した場合においても生命・身体・財産等が侵害されることのないよう、装置としての安全設計（リミットスイッチやヒューズ・ブレーカ等の保護回路の設置、装置の多重化等）に万全を期されますようお願い申し上げます。

### 2.2 取り扱い上の注意事項

HT9177 に恒久的なダメージをあたえないよう、取り扱い時には以下のような点にご注意ください。

- 電源の投入  
HT9177 や接続されているボード等に電源がはいっている状態で、絶対に本ボードの着脱を行わないでください。
- 静電気  
HT9177 には CMOS デバイスを使用しておりますので、静電気によって損傷を与えないようご注意ください。
- ラッチアップ  
電源および入出力からの過大なノイズやサージ、電源電圧の急激な変動等で使用している CMOS デバイスがラッチアップを起こす可能性があります。いったんラッチアップ状態となると、電源を切断しないかぎりこの状態が維持されるため、デバイスの破損につながる可能性があります。ノイズの影響を受けやすい入出力ラインには保護回路を入れることや、ノイズ源となる装置と共通の電源を使用しない等の対策をとることをお勧めします。



# 3 仕様

---

本ボードの主な仕様を表 3-1に示します。

表 3-1 HT9177 仕様

対応ボード	UEC-Z77A-6,8,16(N),L/UEC-EV77A-6,8,16(N)
割り込み	IRQ3 から 6 を CTC CLK/TRG にジャンパ接続可能
基板サイズ	90.2 × 95.9mm
電源電圧	5V ± 5%
動作温度範囲	-20 ~ 70

## 4 ハードウェア構成

この章では、HT9177 のハードウェア機能に関連する事項について説明します。

### 4.1 ブロック図

図 4-1に HT9177 のブロック図を示します。




図 4-1 HT9177 ブロック図

UEC-Z77A のアドレス、データバス信号は、そのまま HT シリーズのバスに接続されています。また、UEC-Z77A のメモリおよび I/O へのリードライト信号は、負論理の AND(HC32)を通して HT シリーズのバスの信号に変換されています。HT シリーズのリセット信号は正論理のため、UEC-Z77A のリセット出力が反転して接続されています。

### 4.2 部品表

表 4-1にセットに含まれる部品を示します。CN4,CN5,J1~6 に対応する部品はセットには含まれませんのでご注意ください。(メーカー・型式は同等他社製品が使用される場合があります。)

表 4-1 HT9177-U00 部品表

部品番号	メーカー	型式	備考
CN1,CN2	ヒロセ電機	HIF3FC-50PA-2.54DSA	50 極 BOX ピンヘッダ
CN3	ASTRON	AT-ES1-64-12-2-GF	64 極スタックスルーコネクタ
U1	東芝	TC74HC32AP	
U2	東芝	TC74HC00AP	
C1	村田製作所	RPE132F104Z50	0.1uF/50V 積層セラミックコンデンサ
PCB	梅澤無線電機	HT9177-9809	

## 4.3 コネクタ信号配置

### 4.3.1 コネクタピン配列

表 4-2から表 4-5にコネクタの信号配列を示します。表中、/または\*印の付いた信号名はその信号が負論理であることを示します。-印の端子は未使用です。

表 4-2 CN1 信号配列

1	/MCS	2	GND
3	/HALT	4	/INT
5	/IORQ	6	/MREQ
7	/WR	8	/RD
9	/WAIT	10	/BUSACK
11	/RESET	12	/BUSREQ
13	/RFSH	14	/M1
15	A0	16	A1
17	A2	18	A3
19	A4	20	A5
21	A6	22	A7
23	A8	24	A9
25	A10	26	A11
27	A12	28	A13
29	A14	30	A15
31	D1	32	D0
33	D3	34	D2
35	D5	36	D4
37	D7	38	D6
39	CLOCK	40	BACKUP
41	/RTC-INT	42	/NMI
43	IEI	44	IEO
45	/EXRESET	46	/RTC-ALARM
47	GND	48	EV
49	+5V	50	+5V

表 4-3 CN2(CN5)信号配列

1	PD1	2	PD0
3	PD3	4	PD2
5	PD5	6	PD4
7	PD7	8	PD6
9	PC1	10	PC0
11	PC3	12	PC2
13	PC5	14	PC4
15	PC7	16	PC6
17	PB1	18	PB0
19	PB3	20	PB2
21	PB5	22	PB4
23	PB7	24	PB6
25	PA1	26	PA0
27	PA3	28	PA2
29	PA5	30	PA4
31	PA7	32	PA6
33	/ASTB	34	ARDY
35	/RTSA	36	/DTRA
37	/DCDA	38	/CTSA
39	RxDA	40	TxDA
41	/RxDB	42	/TxDB
43	CLK/TRG3	44	ZC/TO3
45	CLK/TRG2	46	ZC/TO2
47	CLK/TRG1	48	ZC/TO1
49	CLK/TRG0	50	ZC/TO0

表 4-4 CN3 信号配列

A1	IOCHCHK*	B1	GND
A2	SD7	B2	RESETDRV
A3	SD6	B3	+5V
A4	SD5	B4	IRQ2
A5	SD4	B5	-
A6	SD3	B6	DRQ2
A7	SD2	B7	-
A8	SD1	B8	-
A9	SD0	B9	-
A10	IOCHRDY	B10	GND
A11	AEN	B11	SMEMW*
A12	SA19	B12	SMEMR*
A13	SA18	B13	IOW*
A14	SA17	B14	IOR*
A15	SA16	B15	HLDK*
A16	SA15	B16	HLDK
A17	SA14	B17	DACK1*
A18	SA13	B18	DRQ1
A19	SA12	B19	REFRESH*
A20	SA11	B20	SYSCLK
A21	SA10	B21	IRQ7
A22	SA9	B22	IRQ6
A23	SA8	B23	IRQ5
A24	SA7	B24	IRQ4
A25	SA6	B25	IRQ3
A26	SA5	B26	DACK2*
A27	SA4	B27	TC
A28	SA3	B28	BALE
A29	SA2	B29	+5V
A30	SA1	B30	-
A31	SA0	B31	GND
A32	GND	B32	GND

表 4-5 CN4 信号配列

1	+5V
2	GND

## 4.3.2 CN1 信号機能

CN1 には、UEC-Z77A の CPU バス信号が接続されます。各信号の機能詳細については UEC-Z77A ユーザーズマニュアルや TMPZ84C015/Z84C15 のデータシート等をご参照ください。ここでは HT シリーズバスとのインターフェースに使用されている信号について簡単に説明します。

表 4-6 CN1 信号機能

信号名	機能
CLOCK	システムクロック出力です。HT シリーズのバスの SYSCLK にそのまま供給されています。IDLE1 または STOP モード時には停止します。
A[15:0]	アドレス出力です。HT シリーズのバスの SA[15:0]に接続されます。
D[7:0]	データ入出力バスです。HT シリーズのバスの SD[7:0]に接続されます。
/IORQ /MREQ /RD /WR	メモリおよび I/O に対するリードライト用の信号です。HT シリーズのバスではメモリ用のリードライトと I/O 用のリードライトが別々に必要なため、これらの信号を /MREQ・/RD、/MREQ・/WR および /IORQ・/RD、/IORQ・/WR で作成しています。
/RESET	リセット出力です。HT シリーズのバスのリセット入力 RESETDRV は正論理のため、これを反転して供給しています。
/WAIT	CPU に対するウェイト信号入力です。HT シリーズのバスの IOCHRDY に接続されています。アクセスタイムの遅いデバイスを接続する場合に使用します。

## 4.3.3 CN2(CN5)信号機能

CN2 には、UEC-Z77A の I/O 信号が接続されます。各信号の機能詳細については、UEC-Z77A ユーザーズマニュアルや TMPZ84C015/Z84C15 のデータシートをご参照ください。ここでは HT シリーズバスとのインターフェースに使用されている信号について説明します。なお、CN5 は CN2 と同一の信号配置となっており、UEC-Z77A の I/O 信号を外部に取り出すために使用することができます。

表 4-7 CN2 信号機能

信号名	機能
CLK/TRG [0:3]	CTC の外部カウント入力端子です。この端子は J5 で IRQ[3:6]に対向しており、HT シリーズバスの割り込み出力を容易に接続することができます。

## 4.3.4 CN3 信号機能

CN3 には、HT シリーズのバス信号が接続されています。信号配置は PC/104 に準拠しています。なお表に示されていない信号については、HT9177 での入出力接続はなく、オープンとなっています。

表 4-8 CN3 信号機能

信号名	機能
SYSCLK	システムクロック入力です。UEC-Z77A の CLOCK 出力に接続されています。
SA[19:0]	アドレス入力です。下位 16 ビットには UEC-Z77A の A[15:0] が接続されています。上位 4 ビット SA[19:16] は [1101] に固定されていますが、パターンカットにより変更することもできます。
AEN	この信号は L に固定されています。
SD[7:0]	データ入出力バスです。UEC-Z77A の D[7:0] に接続されています。
SMEMR*	メモリに対するリード信号です。
SMEMW*	メモリに対するライト信号です。
IOR*	I/O リード信号です。
IOW*	I/O ライト信号です。
IOCHRDY	UEC-Z77A の /WAIT 端子に接続されており、この信号が L の間バスサイクルが延長されます。アクセスタイムの遅いデバイスをバスに接続する場合に使用します。
RESETDRV	リセット入力です。UEC-Z77A の /RESET 出力が反転して接続されています。この信号は H アクティブですのでご注意ください。
REFRESH*	H に固定されています。
IRQ[7:2]	外部割り込み出力です。IRQ[6:3] は UEC-Z77A の CTC カウンタ入力に J5 から容易に接続できます。
DACK*[2:1]	H に固定されています。
TC	L に固定されています。
HLDK*	H に固定されています。
BALE	H に固定されています。

### 4.3.5 CN4 信号機能

CN4 は電源接続端子です。

表 4-9 CN4 信号機能

信号名	機能
+5V	電源から +5V を供給します。基板上では + と表示されています。
GND	電源の GND に接続します。基板上では - と表示されています。

## 4.4 ジャンパ

HT9177 には J1 から 6 までのジャンパが用意されています。いずれのジャンパもパターンのみで、部品は添付されていません。ここでは機能別にジャンパの設定について説明します。

### 4.4.1 J1 ~ 4

HT シリーズのアドレスバスは 1M バイトに対応しているため、20 ビットと UEC-Z77A のサポートするアドレスバスよりも 4 ビット多くなっています。J1 から 4 は、この HT シリーズのアドレスバスの上位 SA[19:16] を設定するために使用します。J1 から 4 はそれぞれ SA19 から 16 に対応し、あらかじめパターンで SA[19:16]=[1101] に固定されています。設定を変更する場合は、このパターンを必ずカットしてください。(カットせずに配線を変更すると電源を短絡しますのでご注意ください。) パターンカットは基板の裏面で行います。なお、基板にはジャンパ番号は表記されていません。ジャンパの位置と設定については図 4-2 をご参照ください。




図 4-2 J1 から J4 の配置

### 4.4.2 J5

J5 は、HT シリーズ I/O ボードの割り込み出力 IRQ3 ~ 6 を UEC-Z77A の CLK/TRG0 ~ 3 入力に接続するために用意されています。端子および信号配置については、表 4-10 と図 4-3 をご参照ください。UEC-Z77A の CTC を割り込みコントローラとして使用する場合は、カウンタモードにプログラムし、カウント値を 1 として CLK/TRG の立ち上がりで割り込みを発生するように設定します。

なお、J5 の 9 ピンには UEC-Z77A の /NMI が配線されています。

表 4-10 J5 信号配置

信号	端子	端子	信号
CLK/TRG0	1	2	IRQ3
CLK/TRG1	3	4	IRQ4
CLK/TRG2	5	6	IRQ5
CLK/TRG3	7	8	IRQ6
/NMI	9	10	-




図 4-3 J5 の配置

### 4.4.3 J6

この端子は外部リセットスイッチを接続する場合に使用します。5ミリ角のタクトスイッチ等を直接基板上に搭載することができます。なお、J6はシルク表示枠内の両端のラウンドが端子となっており、中央部のラウンドには配線がありませんのでご注意ください。




図 4-4 J6 端子配置



# 5 I/O アクセス方法

UEC-Z77A に搭載されている I/O デバイスは、アドレスの下位 8 ビットのみでデコードされています。これに対して、HT シリーズの I/O ボードは最低でも下位 11 ビットを使用してアドレスデコードを行っているため、そのアクセスには Z80 の 16 ビットアドレスによる I/O 命令を使用する必要があります。

ここでは、アセンブラおよび C を使用して HT シリーズの I/O ボードをアクセスする方法について説明します。

## 5.1 アセンブラによるアクセス

通常 Z80 では、8 ビット I/O アドレスを使用する入出力命令を使用しますが、HT シリーズの I/O は最低でもアドレス下位 11 ビットをデコードに使用しているため、BC レジスタで I/O アドレスを指定する入出力命令を使用する必要があります。

表 5-1 に使用可能な入出力命令と、使用できない入出力命令を示します。

表 5-1 使用可能な入出力命令・使用できない入出力命令

使用できる入出力命令	使用できない入出力命令
IN r,(C) OUT (C),r	IN A,(n) INI INIR IND INDR OUT (n),A OUTI OUTIR OUTD OTDR

n:8 ビットのアドレス値 r:8 ビットレジスタ C:BC レジスタで示されるアドレス

例えば、I/O アドレスが 2C0H のポートの内容を A レジスタに読みだす場合は、次のように記述します。

```
LD    BC,02C0H
IN    A,(C)
```

また、A レジスタの内容を I/O アドレス 2C1H のポートに出力する場合は、次のように記述します。

```
LD    BC,02C1H
OUT   (C),A
```

## 5.2 C 言語によるアクセス

エルエスアイジャパン株式会社の LSIC-80 で I/O アクセスを行う場合、ライブラリには種々のポート入出力関数が用意されていますが、HT シリーズの I/O アドレスデコードは最低でも下位 11 ビットを使用しているため、8 ビット I/O アドレスにのみ対応した関数は使用できません。表 5-2 に使用できる入出力関数と、使用できない入出力関数を示します。

表 5-2 使用可能な入出力関数・使用できない入出力関数

使用可能な入出力関数	使用できない入出力関数
char inpz(int port) void outpz(int port, char c)	char inp(int port) char inpx(int port) void outp(int port, char c) void outpx(int port, char c)

inpz 関数や outpz 関数は <z80.h> 内でマクロ定義されています。これらの関数を使用するポートアドレスはデフォルトでは 8 ビットとなっていますが、<z80.h> を #include する前に PORT16BIT を定義しておくことでポートアドレスを 16 ビットにすることができます。

例えば、I/O アドレスが 2C0H のポートの内容を読みだす場合は、次のように記述します。

```
#define PORT16BIT 1
#include <z80.h>
void main(void)
{
    char data;
    data=inpz(0x2c0);
}
```

また、データ 55H を I/O アドレス 2C1H のポートに出力する場合は、次のように記述します。

```
#define PORT16BIT 1
#include <z80.h>
void main(void)
{
    outpz(0x2c1,0x55);
}
```

なお、インラインアセンブリ言語を使用してポートアクセスする場合は、使用できる入出力命令に制限がありますので前節をご参照ください。

# 6 I/O アドレス設定

## 6.1 設定可能な I/O アドレス範囲



UEC-Z77A は 8bit アドレスでデコードされた各種 I/O をボード上に搭載しています。このため、HTシリーズの I/O ボードで使用するアドレスは、下位 8 ビットがこれと重複しないように設定しなければなりません。表 6-1に I/O 空間の割り当て状況を示します。

表 6-1 I/O アドレス

アドレス範囲	UEC-Z77A	HT シリーズ I/O アドレス設定可否
XX00-XX1F	RTC,CTC,PIO,SIO	×
XX20-XXE D	未使用	
XXEE-XXE F	SCRP,SCDP <sup>1</sup>	× <sup>1</sup>
XXF0-XXF1	WDTMR,WDTCR	×
XXF2-XXF3	未使用	
XXF4	INTPR	×
XXF5-XXF7	未使用	
XXF8-XXFB	BR,PS,ROMMAP,RAMMAP	×
XXFC-XXF F	未使用	

<sup>1</sup>:SCRP,SCDP は UEC-Z77A-16 のみ占有するため、UEC-Z77A-6,-8 モデルではこのアドレス範囲に HT シリーズの I/O を設定することが可能です。

## 6.2 アドレス設定例

ここでは HT シリーズのいくつかの I/O ボードについて、アドレスの設定例を示します。

### 6.2.1 HT20X0

HT20X0 は、JP1 から 4 で設定された先頭アドレスから連続した 4 バイトを I/O 空間に占有します。出荷時の I/O アドレスは 0100H からに設定されているため、UEC-Z77A の占有する I/O アドレスと下位 8 ビットが重複します。このため、ボードアドレスはジャンパにより必ず変更しなければなりません。表 6-2 に UEC-Z77A で HT20X0 を使用する場合、設定可能な JP1 から 4 の組合せを示します。

表 6-2 HT20X0 のジャンパ設定

JP4	JP3	JP2	JP1	アドレス範囲
1	0	0	0	0120-0123
1	0	0	1	0124-0127
1	0	1	0	0128-012B
1	0	1	1	012C-012F
1	1	0	0	0130-0133
1	1	0	1	0134-0137
1	1	1	0	0138-013B
1	1	1	1	013C-013F

## 6.2.2 HT3010

HT3010 には、PC/AT 互換の平行ポート×1 と、シリアルポート×2、FDC が集積されていますが、これらのアドレスや有効・無効は全てソフトウェアにより設定する必要があります。設定に使用するポートアドレスは、出荷時に 3F0H に設定されています。これは UEC-Z77A の占有する I/O アドレスと下位 8 ビットが重複しますので、JP1 の設定を変更し、このアドレスを 370H にする必要があります。

ソフトウェアで設定される各 I/O ポートのアドレスについても、UEC-Z77A が占有する I/O アドレスと重複しないように注意する必要があります。例えば PC/AT で標準のシリアルポートアドレス 3F8H ~ 3FFH や 3E8H ~ 3EFH は、UEC-Z77A の占有する I/O アドレスと下位 8 ビットが重複するため使用できません。

### 6.2.2.1 コンフィグレーションレジスタ

HT3010 で使用している FDC37C669 は、コンフィグレーションレジスタ (CR00 ~ CR29) でその機能を設定します。電源投入時にはこれらのコンフィグレーションレジスタがデフォルト設定状態となり、全ての I/O 機能はディスエーブルとなります。なお、コンフィグレーションレジスタの設定内容はリセットによって影響を受けませんのでご注意ください。

コンフィグレーションレジスタの機能詳細については、FDC37C669 のデータシート等をご参照ください。ここでは、シリアルポートおよび平行ポートの設定に関連するいくつかのコンフィグレーションレジスタについて説明します。

### 6.2.2.2 割込み関連

CR03

CR03 のビット 2,7 は FDC37C669 の 94 ピンの機能を選択するために使用します。このビットには 1 を設定してください。

bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
Pin94A	1	1	1	0	Pin94B	0	0

図 6-1 CR03 のビット構成

表 6-3 CR03 の各ビット機能

名称	機能	説明
Pin94A	ADRx/DRV2 EN/IRQ_B	Pin94 を IRQ 出力として使用するためには、このビットに 1 を設定します。
Pin94B		Pin94 を IRQ 出力として使用するためには、このビットに 1 を設定します。

CR27,28

CR27,28 は各 I/O の使用する割り込みラインを選択するレジスタです。ビットの組合せと、選択される IRQ の関係は表 6-4をご参照ください。

bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
FDC IRQ				Parallel Port IRQ			

図 6-2 CR27 のビット構成

bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
Serial 1 IRQ				Serial 2 IRQ			

図 6-3 CR28 のビット構成

表 6-4 CR27,28 の設定と IRQ

bit 3/7	bit 2/6	bit 1/5	bit 0/4	選択される IRQ
0	0	0	0	IRQ を使用しない
0	0	0	1	IRQ 2
0	0	1	0	IRQ 3
0	0	1	1	IRQ 4
0	1	0	0	IRQ 5
0	1	0	1	IRQ 6
0	1	1	0	IRQ 7

### 6.2.2.3 パラレルポート関連

CR01

CR01 のビット 3 は FDC37C669 のパラレルポートのモードを選択します。このビットが 0 の場合は、CR04 で選択されるパラレルポートの拡張モードが有効となります。なお、このビットのデフォルト値は 1 です。

bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
1	0	0	1	PPmode	1	0	0

図 6-4 CR01 のビット構成

CR04

CR04 のビット 6 は EPP モードの種別(0:EPP1.9,1:EPP1.7)を選択します。また、ビット 0,1 はパラレルポートの拡張モードを選択します。このレジスタのデフォルト値は 00H です。

bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0	EPPtype	0	0	0	0	PP Extended Modes	

図 6-5 CR04 のビット構成

表 6-5 パラレルポートの拡張モード

bit 1	bit 0	パラレルポートのモード
0	0	SPP
0	1	EPP/SPP
1	0	ECP
1	1	ECP/EPP

#### CR0A

CR0A は THR[3:0] ビットで EPP モードパラレルポートの FIFO スレッシュホールドを設定します。このレジスタのデフォルト値は 00H です。

bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0	0	0	0	THR3	THR2	THR1	THR0

図 6-6 CR0A のビット構成

#### CR23

CR23 はパラレルポートのベースアドレスのうち ADR[9:2] を設定します。なお EPP がイネーブルの場合は、ADR2 ビットの設定は無視されます。(EPP では、パラレルポートが連続した 8 バイトを占有します。) SPP/EPP モードでは、パラレルポートは ADR10 が 0 の場合に選択されます。また、このレジスタの全てのビットが 0 の場合は、パラレルポートはディスエーブルとなります。(デフォルト設定状態)

bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
ADR9	ADR8	ADR7	ADR6	ADR5	ADR4	ADR3	ADR2

図 6-7 CR23 のビット構成

### 6.2.2.4 シリアルポート関連

#### CR24,25

CR24,25 はそれぞれシリアルポート 1/2 のベースアドレスのうち ADR[9:3] を設定します。シリアルポートは ADR10 が 0 の場合に選択されます。また、このレジスタの全てのビットが 0 の場合は、シリアルポートはディスエーブルとなります。(デフォルト設定状態)

bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
ADR9	ADR8	ADR7	ADR6	ADR5	ADR4	ADR3	0

図 6-8 CR24,25 のビット構成

### 6.2.2.5 コンフィグレーション手順

コンフィグレーションレジスタは、370H,371H の I/O ポートを通してアクセスします。コンフィグレーションレジスタ設定の手順は次の通りです。

1. コンフィグレーションモードにはいる  
370H の I/O ポートに 2 回連続して 55H を書き込みます。他のアドレスやポートへの書き込みがこの 2 回の書き込み中に起こると、コンフィグレーションモードに入りませんので、この手順の実行前に割り込みを禁止しておきます。
2. 各レジスタを設定する  
コンフィグレーションするレジスタの番号を 370H の I/O ポートに書き込み、データを 371H の I/O ポートに書き込みます。( 371H の I/O ポートから設定されているデータを読み出すこともできます。)
3. コンフィグレーションモードを終了する  
370H の I/O ポートに AAH を書き込みます。

### 6.2.2.6 コンフィグレーション例

パラレルポートを 378H から、シリアルポート 1 を 368H から、シリアルポート 2 を 358H からに設定するプログラム例を示します。

```
LD      A,55H           ;Configuration モードにはいる
LD      BC,0370H
DI
OUT     (C),A
OUT     (C),A
LD      A,03H         ;CR03 を選択
OUT     (C),A
INC     BC
LD      A,11110100b
OUT     (C),A
DEC     BC
LD      A,23H         ;CR23 を選択
OUT     (C),A
INC     BC
LD      A,378H SHR 2  ;アドレスを 378H に
OUT     (C),A
DEC     BC
LD      A,24H         ;CR24 を選択
OUT     (C),A
INC     BC
LD      A,368H SHR 2  ;アドレスを 368H に
OUT     (C),A
DEC     BC
LD      A,25H         ;CR25 を選択
OUT     (C),A
INC     BC
LD      A,358H SHR 2  ;アドレスを 358H に
OUT     (C),A
DEC     BC
LD      A,AAH
OUT     (C),A
EI
```

## 6.2.3 HT3020

HT3020 は、JP1 で設定された先頭アドレスから連続した 16 バイトを I/O 空間に占有します。出荷時の I/O アドレスは 02C0H からに設定されており、UEC-Z77A の占有する I/O アドレスと下位 8 ビットが重複しませんので、この設定のまま使用することができます。ボードのアドレスを変更する場合に、設定可能な JP1 の組合せを表 6-6 に示します。

表 6-6 HT3020 の JP1 設定

A10	A9	A8	A7	A6	A5	A4	アドレス範囲
X	X	X	0	0	1	0	0X20-0X2F
X	X	X	0	0	1	1	0X30-0X3F
X	X	X	0	1	0	0	0X40-0X4F
X	X	X	0	1	0	1	0X50-0X5F
X	X	X	0	1	1	0	0X60-0X6F
X	X	X	0	1	1	1	0X70-0X7F
X	X	X	1	0	0	0	0X80-0X8F
X	X	X	1	0	0	1	0X90-0X9F
X	X	X	1	0	1	0	0XA0-0XAF
X	X	X	1	0	1	1	0XB0-0XBF
X	X	X	1	1	0	0	0XC0-0XCF
X	X	X	1	1	0	1	0XD0-0XDF

A8 から 10 は全ての組合せで使用することができます。



# 7 プログラミング例

---

この章では、HTシリーズの I/O ボード動作確認用の簡単なプログラムを紹介します。

## 7.1 プログラムの使用方法

HT9177 付属のマニュアルディスクには、本章のサンプルプログラムソースおよびインテル HEX 形式のオブジェクトが収録されています。プログラムは UEC-Z77A のシステムクロック周波数に依存するものがありますので、プログラム中の Z77AMODEL 定数を該当する数値に設定してアセンブルしてください。また、プログラムは ROM 化して実行する場合と、UEC-Z77A 用モニタプログラム UEC-MONZ77 で RAM にロードして実行する場合に対応しています。プログラム中の USE 定数を MONITOR または ROM のどちらかに設定してください。オブジェクトファイルは、ファイル名の末尾によって実行環境が表 7-1 のように分類されています。

表 7-1 オブジェクトファイル名と実行環境

ファイル名	モデル	動作環境
xxxxR6.HEX	UEC-Z77A-6	ROM
xxxxR8.HEX	UEC-Z77A-8	ROM
xxxxR0.HEX	UEC-Z77A-16	ROM
xxxxM6.HEX	UEC-Z77A-6	UEC-MONZ77
xxxxM8.HEX	UEC-Z77A-8	UEC-MONZ77
xxxxM0.HEX	UEC-Z77A-16	UEC-MONZ77

なお、アセンブリ言語でかかれたプログラムは有限会社システムロードの XA80 でアセンブルできることを確認しています。C で書かれたプログラムはエルエスアイジャパン株式会社の LSIC-80 でコンパイルできることを確認しています。

## 7.2 HT2010 用サンプル

プログラム名 S2010.ASM

プログラムは、HT2010 の各チャンネルの状態を UEC-Z77A の PA,PB,PC ポートに表示します。入力のあるチャンネルに対応するビットが 1 になります。各ポートのレベル確認には、UEC-EV77A のレベルモニタ LED が便利です。HT2010 のチャンネルと UEC-Z77A のポートの対応は表 7-2 をご参照ください。プログラムは I/O アドレス先頭が 0120H に設定されていることを仮定していますので、出荷時のジャンパ設定を表 6-2 を参照して変更してください。

表 7-2 HT2010 入力チャンネルと UEC-Z77A 表示ポートの対応

HT2010	UEC-Z77A	HT2010	UEC-Z77A	HT2010	UEC-Z77A
CH1	PA0	CH9	PB0	CH17	PC0
CH2	PA1	CH10	PB1	CH18	PC1
CH3	PA2	CH11	PB2	CH19	PC2
CH4	PA3	CH12	PB3	CH20	PC3
CH5	PA4	CH13	PB4	CH21	PC4
CH6	PA5	CH14	PB5	CH22	PC5
CH7	PA6	CH15	PB6	CH23	PC6
CH8	PA7	CH16	PB7	CH24	PC7

## 7.3 HT2020 用サンプル

プログラム名 S2020.ASM

プログラムは UEC-Z77A の PA,PB,PC ポートを入力に設定し、この入力ポートで L レベルを加えたビットに対応する HT2020 のチャンネルをオンにします。UEC-Z77A のポートはプルアップされていますので、L にしたいビットを 1K 程度の抵抗で GND に接続してください。HT2020 のチャンネルと UEC-Z77A のポートの対応関係は表 7-3をご参照ください。なお、プログラムは I/O アドレス先頭が 0120H に設定されていることを仮定していますので、出荷時のジャンパ設定を表 6-2を参照して変更してください。

表 7-3 HT2020 出力チャンネルと UEC-Z77A 入力ポートの対応

HT2020	UEC-Z77A	HT2020	UEC-Z77A	HT2020	UEC-Z77A
CH1	PA0	CH9	PB0	CH17	PC0
CH2	PA1	CH10	PB1	CH18	PC1
CH3	PA2	CH11	PB2	CH19	PC2
CH4	PA3	CH12	PB3	CH20	PC3
CH5	PA4	CH13	PB4	CH21	PC4
CH6	PA5	CH14	PB5	CH22	PC5
CH7	PA6	CH15	PB6	CH23	PC6
CH8	PA7	CH16	PB7	CH24	PC7

## 7.4 HT2030 用サンプル

プログラム名 HT2030.ASM

HT2030 の入力チャンネル(CH1 ~ 16)の状態を UEC-Z77A の PA,PB ポートに表示します。入力のあるチャンネルに対応するビットが 1 になります。各ポートのレベル確認には、UEC-EV77A のレベルモニタ LED が便利です。出力チャンネル(CH17 ~ 24)については、UEC-Z77A の PC ポートで L レベルを加えたビットに対応するチャンネルをオンにします。プログラムは UEC-Z77A の PA,PB ポートを出力に、PC ポート

を入力に設定します。UEC-Z77A のポートはプルアップされていますので、L にしたいビットを 1K 程度の抵抗で GND に接続してください。HT2030 のチャンネルと UEC-Z77A のポートの対応関係は表 7-4 をご参照ください。なおプログラムは I/O アドレス先頭が 0120H に設定されていることを仮定していますので、出荷時のジャンパ設定を表 6-2 を参照して変更してください。

表 7-4 HT2030 入出力チャンネルと UEC-Z77A ポートの対応

HT2030	UEC-Z77A	HT2030	UEC-Z77A	HT2030	UEC-Z77A
CH1	PA0	CH9	PB0	CH17	PC0
CH2	PA1	CH10	PB1	CH18	PC1
CH3	PA2	CH11	PB2	CH19	PC2
CH4	PA3	CH12	PB3	CH20	PC3
CH5	PA4	CH13	PB4	CH21	PC4
CH6	PA5	CH14	PB5	CH22	PC5
CH7	PA6	CH15	PB6	CH23	PC6
CH8	PA7	CH16	PB7	CH24	PC7

## 7.5 HT3010 用サンプル

プログラム名 S3010.ASM

このプログラムでは割り込みを使用しますので、HT9177 の J5 で CTC の CLK/TRG0 と IRQ3 を接続してください。

プログラムは HT3010 の I/O アドレスをプリンタポート 378H ~ に、シリアルポート 2 つをそれぞれ 368H ~ と 358H ~ に設定します。(このプログラムではシリアルポート 1 ポートしか使用していませんが、他の I/O については設定例を示すために初期化しています。)

UEC-Z77A の PA ポートは出力に設定されます。CTC のチャンネル 0 はカウンタモードで使用し、CLK/TRG0 の立ち上がりで割り込みを発生するよう設定されます。

HT3010 のシリアルポートチャンネル 1 は 4800BPS での送受信ができるように初期化され、起動メッセージを送信したのち、受信データがあるとその値を UEC-Z77A の PA に表示します。受信データの表示は割り込み処理ルーチンで行っています。

なお、出荷時は JP1 が 3F0 側に設定されていますが、UEC-Z77A で使用する場合はこのジャンパを 370 側に変更してください。

## 7.6 HT3020 用サンプル

プログラム名 S3020.C

このプログラムは HT3020 をコントローラとして設定し、接続した GPIB 機器とコマンドの送受を行います。動作確認には、RS232C データ送受信ターミナルとなるパソコンと、IEEE488.2 のコマンドで操作可能な GPIB 機器が必要です。

プログラムは C でかかれた本体部分と、アセンブラで書かれたスタートアップおよびシリアル入出力ルーチンに別れています。CPU スピードの選択および動作環境(ROM またはモニタプログラム)の選択は START.ASM 内の定数を変更して行います。動作環境に応じて、コンパイラドライバのオプションを次のように指定してオブジェクトを作成してください。

《ROM 化する場合》

lcc80 -k#CODE=0 -k#DATA=8000 -os3020.hex start.asm s3020.c

《UEC-MONZ77 を使用する場合》

lcc80 -k#CODE=8000 -os3020.hex start.asm s3020.c

ROM 化する場合は UEC-Z77A の SIOB チャンネルを、モニタープログラム UEC-MONZ77 を使用する場合は SIOA チャンネルを通信用ポートとして使用します。通信速度は 4800BPS です。

1. HT3020 のジャンパ設定

JP1

テストプログラムは、ボードの I/O ベースアドレスが出荷時デフォルトの 02C0Hであることを仮定しています。

JP2

IRQ は使用しない設定にしてください。

JP4

本ボードがシステムコントローラとなるよう、ジャンパを SC に設定してください。

なおその他のジャンパの設定状態は、プログラムの動作に影響しません。

2. 接続する機器の設定

接続する機器の GPIB アドレスを設定します。機器によって DIPSW 等で設定するものや、パネル操作で設定するもの等がありますので各機器の操作方法に従ってください。デリミタ選択が可能な場合は、0AH または EOI を選択してください。(テストプログラムは行末で 0DH,0AH を送出し、0AH 送出時には EOI をアサートします。)

3. GPIB 機器と HT3020 の接続

GPIB ケーブルで機器間を接続します。動作しない場合の解析を複雑にしますので、これ以外の GPIB 機器はできるだけ接続しないようにしてください。

4. プログラムの実行

プログラムを起動すると、コントローラのアドレスおよび接続する GPIB 機器のアドレスを要求してきますので指定してください。実行時のコンソール画面表示例を以下に示します。

```
HT3020 GPIB I/F Controller function Test with UEC-Z77A
Copyright (c) Umezawa Electric Co.,Ltd. 1998
```

```
Controller Address:2
Device Address:7
[CTR(2) >> DEV(7)]
```

5. GPIB 機器へのコマンド送出

テストに使用する機器に対して応答が容易に確認できるコマンドを送出し、結果が得られることを確認します。IEEE488.2 準拠の GPIB 機器であれば、共通のクエリが用意されており、例えば\*IDN?クエリは機器名称やバージョン等を応答として返します。HP1652B に対してコマンド送出した場合の画面表示例を以下に示します。

```
[CTR(2) >> DEV(7)]*IDN?
[CTR(2) << DEV(7)]HEWLETT PACKARD 1652B,0,REV 02.06
[CTR(2) >> DEV(7)]
```

送信したコマンドが?のついたクエリの場合、相手機器からの応答を待ちますが、一定時間経過後応答がない場合は--- no response ---と表示されます。また、

何らかの原因でコマンド送出不可能な場合は Error sending data over GPIB と表示されます。

IEEE488.2 準拠機器は、\*SRE コマンドでサービスリクエスト発生条件を設定することができます。例えば機器が\*SRE 16 を受信すると、GPIB 機器がコントローラに送付するメッセージがあると SRQ をアサートし、サービスリクエストします。テストプログラムはコマンド送付後、一定時間 SRQ がアサートされるかどうかを確認し、サービス要求があった場合にはシリアルポル動作を行ったのち、GPIB 機器をトカ指定してメッセージを受信します。実行時の画面表示例を以下に示します。

```
[CTR(2) >> DEV(7)]*SRE 16
[CTR(2) >> DEV(7)]*IDN?
[SRQ from DEV(7)]HEWLETT PACKARD 1652B,0,REV 02.06
[CTR(2) >> DEV(7)]
```

## 8 外形寸法図




図 8-1 外形寸法図

寸法は原寸大ではありませんのでご注意ください。

# 9 回路図




図 9-1 HT9177 回路図

HT9177 ユーザーズマニュアル 1998年10月12日 rev.1.00

---

梅澤無線電機株式会社

東京営業部

101-0044 東京都千代田区鍛冶町 2-3-14

TEL03-3256-4491 FAX03-3256-4494

仙台営業所

982-0012 仙台市太白区長町南 4 丁目 25-5

TEL022-304-3880 FAX022-304-3882

札幌営業所

060-0062 札幌市中央区南 2 条西 7 丁目

TEL011-251-2992 FAX011-281-2515

本製品・資料についての技術的なお問い合わせは技術推進部直通ダイヤル(TEL/FAX)へ



0 1 2 0 - 0 2 4 7 6 8

---